Skip to content

Commit

Permalink
Update ja.po
Browse files Browse the repository at this point in the history
  • Loading branch information
dalance committed Apr 1, 2024
1 parent 064a21c commit c850b0e
Showing 1 changed file with 79 additions and 29 deletions.
108 changes: 79 additions & 29 deletions book/po/ja.po
Original file line number Diff line number Diff line change
@@ -1,7 +1,7 @@
msgid ""
msgstr ""
"Project-Id-Version: The Veryl Hardware Description Language\n"
"POT-Creation-Date: 2024-03-31T10:50:24+09:00\n"
"POT-Creation-Date: 2024-04-01T16:00:16+09:00\n"
"PO-Revision-Date: 2023-12-28 23:02+0900\n"
"Last-Translator: Naoya Hatta <[email protected]>\n"
"Language-Team: Japanese\n"
Expand Down Expand Up @@ -300,8 +300,8 @@ msgid ""
"Veryl is a hardware description language based on SystemVerilog, providing "
"the following advantages:"
msgstr ""
"Veryl は SystemVerilog をベースに設計されたハードウェア記述"
"言語であり、以下のような特徴があります。"
"Veryl は SystemVerilog をベースに設計されたハードウェア記述言語であり、以下の"
"ような特徴があります。"

#: src/01_introduction.md:7
msgid "Optimized Syntax"
Expand All @@ -316,7 +316,11 @@ msgid ""
"This approach enables ease of learning, improves the reliability and "
"efficiency of the design process, and facilitates ease of code writing."
msgstr ""
"Verylは、SystemVerilogの経験者にとって親しみやすい基本構文に基づきながら、論理設計に最適化された構文を採用しています。この最適化には、たとえば合成可能性の保証やシミュレーション結果の一致の保証、頻出する定型文を簡素化する多数の構文などの提供が含まれます。このアプローチにより、学習の容易さ、設計プロセスの信頼性と効率の向上、およびコードの記述の容易さが実現されます。"
"Verylは、SystemVerilogの経験者にとって親しみやすい基本構文に基づきながら、論"
"理設計に最適化された構文を採用しています。この最適化には、たとえば合成可能性"
"の保証やシミュレーション結果の一致の保証、頻出する定型文を簡素化する多数の構"
"文などの提供が含まれます。このアプローチにより、学習の容易さ、設計プロセスの"
"信頼性と効率の向上、およびコードの記述の容易さが実現されます。"

#: src/01_introduction.md:12
msgid "Interoperability"
Expand All @@ -330,7 +334,11 @@ msgid ""
"from Veryl retains high readability, enabling seamless integration and "
"debugging."
msgstr ""
"VerylはSystemVerilogとの相互運用性を考慮して設計されており、既存のSystemVerilogコンポーネントやプロジェクトとの組み合わせや部分的な置き換えをスムーズに行うことができます。さらに、VerylからトランスパイルされたSystemVerilogソースコードは、その高い可読性により、シームレスな統合やデバッグを可能にします。"
"VerylはSystemVerilogとの相互運用性を考慮して設計されており、既存の"
"SystemVerilogコンポーネントやプロジェクトとの組み合わせや部分的な置き換えをス"
"ムーズに行うことができます。さらに、Verylからトランスパイルされた"
"SystemVerilogソースコードは、その高い可読性により、シームレスな統合やデバッグ"
"を可能にします。"

#: src/01_introduction.md:16
msgid "Productivity"
Expand All @@ -344,14 +352,18 @@ msgid ""
"tools accelerate the development process and significantly enhance "
"productivity."
msgstr ""
"Verylはパッケージマネージャ、ビルドツール、そしてVSCode、Vim、Emacsなどの主要なエディタに対応するリアルタイムチェッカー、自動補完機能、自動フォーマッタなど、豊富な開発支援ツールを備えています。これらのツールは、開発プロセスを加速し、生産性を大幅に向上させることができます。"
"Verylはパッケージマネージャ、ビルドツール、そしてVSCode、Vim、Emacsなどの主要"
"なエディタに対応するリアルタイムチェッカー、自動補完機能、自動フォーマッタな"
"ど、豊富な開発支援ツールを備えています。これらのツールは、開発プロセスを加速"
"し、生産性を大幅に向上させることができます。"

#: src/01_introduction.md:20
msgid ""
"With these features, Veryl provides powerful support for designers to "
"efficiently and productively conduct high-quality hardware design."
msgstr ""
"これらの特性により、Verylは設計者が高品質なハードウェア設計をより効率的かつ生産的に行うための強力なサポートを提供します。"
"これらの特性により、Verylは設計者が高品質なハードウェア設計をより効率的かつ生"
"産的に行うための強力なサポートを提供します。"

#: src/02_features.md:3
msgid ""
Expand Down Expand Up @@ -380,8 +392,7 @@ msgid ""
"[Abstraction of clock and reset](01_features.md#abstraction-of-clock-and-"
"reset)"
msgstr ""
"[クロックとリセットの抽象化](01_features.md#abstraction-of-clock-and-"
"reset)"
"[クロックとリセットの抽象化](01_features.md#abstraction-of-clock-and-reset)"

#: src/02_features.md:10
msgid "[Documentation comment](01_features.md#documentation-comment)"
Expand All @@ -392,8 +403,8 @@ msgid ""
"[Compound assignment operator in `always_ff`](01_features.md#compound-"
"assignment-operator-in-always_ff)"
msgstr ""
"[`always_ff` での複合代入演算子](01_features.md#compound-"
"assignment-operator-in-always_ff)"
"[`always_ff` での複合代入演算子](01_features.md#compound-assignment-operator-"
"in-always_ff)"

#: src/02_features.md:12
msgid ""
Expand All @@ -416,8 +427,8 @@ msgid ""
"[Range-based `for` / `inside` / `outside`](01_features.md#range-based-for--"
"inside--outside)"
msgstr ""
"[範囲 `for` / `inside` / `outside`](01_features.md#range-based-for--"
"inside--outside)"
"[範囲 `for` / `inside` / `outside`](01_features.md#range-based-for--inside--"
"outside)"

#: src/02_features.md:16
msgid "[`msb` notation](01_features.md#msb-notation)"
Expand Down Expand Up @@ -446,7 +457,9 @@ msgid ""
"`_` prefix to variables flagged as unused explicitly indicates their unused "
"status, suppressing warnings."
msgstr ""
"変数の未定義・未使用・未代入といった問題はエディタでの編集中にリアルタイムに通知されます。次の例では、未使用変数として通知された変数に `_` プレフィックスを付加することで未使用であることを明示し、警告を抑制しています。"
"変数の未定義・未使用・未代入といった問題はエディタでの編集中にリアルタイムに"
"通知されます。次の例では、未使用変数として通知された変数に `_` プレフィックス"
"を付加することで未使用であることを明示し、警告を抑制しています。"

#: src/02_features.md:26
msgid "![diagnostics](./img/diagnostics.gif)"
Expand All @@ -466,7 +479,8 @@ msgid ""
"formatting through the command line and formatting checks in CI are also "
"possible."
msgstr ""
"エディタと連携した自動フォーマット機能のほか、コマンドラインでのフォーマットやCIでのフォーマットチェックも可能です。"
"エディタと連携した自動フォーマット機能のほか、コマンドラインでのフォーマット"
"やCIでのフォーマットチェックも可能です。"

#: src/02_features.md:35
msgid "![format](./img/format.gif)"
Expand All @@ -482,7 +496,9 @@ msgid ""
"incorporation of libraries by simply adding the repository path and version "
"of the library on project settings like below."
msgstr ""
"Verylには依存関係の管理機能が組み込まれており、プロジェクト設定に以下のようにライブラリのリポジトリパスとバージョンを追加するだけで、簡単にライブラリを組み込むことができます。"
"Verylには依存関係の管理機能が組み込まれており、プロジェクト設定に以下のように"
"ライブラリのリポジトリパスとバージョンを追加するだけで、簡単にライブラリを組"
"み込むことができます。"

#: src/02_features.md:44 src/06_development_environment/02_dependencies.md:6
msgid ""
Expand All @@ -506,7 +522,9 @@ msgid ""
"a list. It facilitates the addition and removal of elements and reduces "
"unnecessary differences in version control systems."
msgstr ""
"末尾カンマは、リストの最後の要素の後ろにカンマが置かれる構文です。これにより、要素の追加や削除が容易になり、バージョン管理システムにおける不必要な差異を減らすことができます。"
"末尾カンマは、リストの最後の要素の後ろにカンマが置かれる構文です。これによ"
"り、要素の追加や削除が容易になり、バージョン管理システムにおける不必要な差異"
"を減らすことができます。"

#: src/02_features.md:87
msgid "Abstraction of clock and reset"
Expand All @@ -519,7 +537,10 @@ msgid ""
"This allows generating code for both ASICs with negative asynchronous reset "
"and FPGAs with positive synchronous reset from the same Veryl code."
msgstr ""
"クロックの極性やリセットの極性と同期性を構文上指定する必要はなく、ビルド時の設定で指定することができます。これにより同じVerylのコードからASIC向けの負極性・非同期リセットとFPGA向けの正極性・同期リセットのそれぞれのコードを生成することができます。"
"クロックの極性やリセットの極性と同期性を構文上指定する必要はなく、ビルド時の"
"設定で指定することができます。これにより同じVerylのコードからASIC向けの負極"
"性・非同期リセットとFPGA向けの正極性・同期リセットのそれぞれのコードを生成す"
"ることができます。"

#: src/02_features.md:125 src/05_language_reference/02_lexical_structure.md:32
msgid "Documentation comment"
Expand All @@ -531,7 +552,9 @@ msgid ""
"documentation generation. You can use not only plain text but also MarkDown "
"format or waveform descriptions using [WaveDrom](https://wavedrom.com)."
msgstr ""
"ドキュメンテーションコメントとしてモジュールの説明を書いておくとドキュメントを自動生成することができます。単なるテキストだけでなく、マークダウン形式や[WaveDrom](https://wavedrom.com)による波形記述を使用することができます。"
"ドキュメンテーションコメントとしてモジュールの説明を書いておくとドキュメント"
"を自動生成することができます。単なるテキストだけでなく、マークダウン形式や"
"[WaveDrom](https://wavedrom.com)による波形記述を使用することができます。"

#: src/02_features.md:138
msgid ""
Expand Down Expand Up @@ -586,7 +609,10 @@ msgid ""
"assignments are inferred. Therefore, various compound assignment operators "
"can be used within `always_ff` just like within `always_comb`."
msgstr ""
"ノンブロッキング専用の代入演算子はなく、`always_ff` 内ではノンブロッキング代入が、 `always_comb` 内ではブロッキング代入が推論されます。そのため `always_ff` 内でも `always_comb` 内と同様に様々な複合代入演算子を使用することができます。"
"ノンブロッキング専用の代入演算子はなく、`always_ff` 内ではノンブロッキング代"
"入が、 `always_comb` 内ではブロッキング代入が推論されます。そのため "
"`always_ff` 内でも `always_comb` 内と同様に様々な複合代入演算子を使用すること"
"ができます。"

#: src/02_features.md:201
msgid "Individual namespace of enum variant"
Expand All @@ -596,7 +622,9 @@ msgstr "独立した名前空間を持つenumバリアント"
msgid ""
"Variants of an enum are defined within separate namespaces for each enum, "
"thus preventing unintended name collisions."
msgstr "enumのバリアントはenum毎に独立した名前空間を持っており意図しない名前の衝突を防ぐことができます。"
msgstr ""
"enumのバリアントはenum毎に独立した名前空間を持っており意図しない名前の衝突を"
"防ぐことができます。"

#: src/02_features.md:241
msgid "`repeat` of concatenation"
Expand All @@ -607,7 +635,8 @@ msgid ""
"By adopting the explicit `repeat` syntax as a repetition description in bit "
"concatenation, readability improves over complex combinations of `{}`."
msgstr ""
"ビット連結における繰り返し記述として明示的な `repeat` 記法を採用し、 複雑な `{}` の組み合わせより可読性が向上しています。"
"ビット連結における繰り返し記述として明示的な `repeat` 記法を採用し、 複雑な "
"`{}` の組み合わせより可読性が向上しています。"

#: src/02_features.md:271
msgid "`if` / `case` expression"
Expand All @@ -618,7 +647,8 @@ msgid ""
"By adopting `if` and `case` expressions instead of the ternary operator, "
"readability improves, especially when comparing a large number of items."
msgstr ""
"三項演算子の代わりに if 式と case 式を採用することで、比較するアイテム数が多い場合の可読性が向上します。"
"三項演算子の代わりに if 式と case 式を採用することで、比較するアイテム数が多"
"い場合の可読性が向上します。"

#: src/02_features.md:309
msgid "Range-based `for` / `inside` / `outside`"
Expand All @@ -630,7 +660,9 @@ msgid ""
"`, it is possible to uniformly describe ranges using `for`, `inside`, and "
"`outside` (which denotes the inverse of `inside`)."
msgstr ""
"閉区間 `..=` と半開区間 `..` を表す記法を導入し、 `for` 、`inside` で範囲を統一的に記述できるようにしました。また、`inside` の逆を意味する `outside` も導入しました。"
"閉区間 `..=` と半開区間 `..` を表す記法を導入し、 `for` 、`inside` で範囲を統"
"一的に記述できるようにしました。また、`inside` の逆を意味する `outside` も導"
"入しました。"

#: src/02_features.md:343
msgid "`msb` notation"
Expand All @@ -642,7 +674,8 @@ msgid ""
"to calculate the most significant bit from parameters, making intentions "
"clearer."
msgstr ""
"最上位ビットを示す `msb` 記法により、パラメータから最上位ビットを計算する必要がなくなり、より意図を明確にすることができます。"
"最上位ビットを示す `msb` 記法により、パラメータから最上位ビットを計算する必要"
"がなくなり、より意図を明確にすることができます。"

#: src/02_features.md:374
msgid "`let` statement"
Expand All @@ -654,15 +687,17 @@ msgid ""
"simultaneously with variable declaration, which can be used in various "
"contexts that were not supported in SystemVerilog."
msgstr ""
"変数宣言と同時に値を束縛する専用の `let` 文が用意されており、SystemVerilogではサポートされていなかった様々な場所で使用することができます。"
"変数宣言と同時に値を束縛する専用の `let` 文が用意されており、SystemVerilogで"
"はサポートされていなかった様々な場所で使用することができます。"

#: src/02_features.md:409
msgid "Named block"
msgstr "名前付きブロック"

#: src/02_features.md:411
msgid "You can define named blocks to limit the scope of variables."
msgstr "変数のスコープを限定するための名前付きブロックを定義することができます。"
msgstr ""
"変数のスコープを限定するための名前付きブロックを定義することができます。"

#: src/02_features.md:438
msgid "Visibility control"
Expand All @@ -675,14 +710,17 @@ msgid ""
"allows distinguishing between what should be exposed externally from the "
"project and internal implementations."
msgstr ""
"`pub` キーワードの付かないモジュールはプロジェクト外から参照できず、ドキュメントの自動生成にも含まれません。これによりプロジェクト外に公開したいものと内部実装とを区別することができます。"
"`pub` キーワードの付かないモジュールはプロジェクト外から参照できず、ドキュメ"
"ントの自動生成にも含まれません。これによりプロジェクト外に公開したいものと内"
"部実装とを区別することができます。"

#: src/02_features.md:475
msgid ""
"Some browsers by default pause the playback of GIF animations. Please check "
"your browser settings."
msgstr ""
"いくつかのブラウザはデフォルトでGIF動画の再生を停止しています。ブラウザの設定を確認してください。"
"いくつかのブラウザはデフォルトでGIF動画の再生を停止しています。ブラウザの設定"
"を確認してください。"

#: src/03_getting_started.md:3
msgid ""
Expand Down Expand Up @@ -2210,6 +2248,10 @@ msgstr ""
"`for` 文は繰り返しを表します。`in` キーワードの前にループ変数を、後に[範囲]"
"(../04_expression/07_range.md)を書きます。"

#: src/05_language_reference/05_statement/05_for.md:7
msgid "`break` can be used to break the loop."
msgstr "`break` を使ってループを中断することもできます。"

#: src/05_language_reference/05_statement/06_return.md:3
msgid ""
"`return` statement represents return from function. The expression after "
Expand Down Expand Up @@ -4825,6 +4867,9 @@ msgid ""
"\\b)/ : Token;\n"
"ReturnTerm : /(?-u:\\b)return(?-u:"
"\\b)/ : Token;\n"
"BreakTerm : /(?-u:\\b)break(?-u:"
"\\b)/ : "
"Token;\n"
"SignedTerm : /(?-u:\\b)signed(?-u:"
"\\b)/ : Token;\n"
"StepTerm : /(?-u:\\b)step(?-u:"
Expand Down Expand Up @@ -4960,6 +5005,7 @@ msgid ""
"RefToken : RefTerm : Token Comments;\n"
"RepeatToken : RepeatTerm : Token Comments;\n"
"ReturnToken : ReturnTerm : Token Comments;\n"
"BreakToken : BreakTerm : Token Comments;\n"
"SignedToken : SignedTerm : Token Comments;\n"
"StepToken : StepTerm : Token Comments;\n"
"StringToken : StringTerm : Token Comments;\n"
Expand Down Expand Up @@ -5041,6 +5087,7 @@ msgid ""
"AsyncHigh : AsyncHighToken : VerylToken;\n"
"AsyncLow : AsyncLowToken : VerylToken;\n"
"Bit : BitToken : VerylToken;\n"
"Break : BreakToken : VerylToken;\n"
"Case : CaseToken : VerylToken;\n"
"Defaul : DefaultToken : VerylToken; // avoid to conflict with Rust's "
"Default trait\n"
Expand Down Expand Up @@ -5246,6 +5293,7 @@ msgid ""
" | IfStatement\n"
" | IfResetStatement\n"
" | ReturnStatement\n"
" | BreakStatement\n"
" | ForStatement\n"
" | CaseStatement\n"
" ;\n"
Expand All @@ -5265,6 +5313,8 @@ msgid ""
"\n"
"ReturnStatement: Return Expression Semicolon;\n"
"\n"
"BreakStatement: Break Semicolon;\n"
"\n"
"ForStatement: For Identifier Colon ScalarType In Range [ Step "
"AssignmentOperator Expression ] LBrace { Statement } RBrace;\n"
"\n"
Expand Down

0 comments on commit c850b0e

Please sign in to comment.